PMOS-transistor: Arbete, tillverkning, tvärsnitt och dess egenskaper

MOS-transistorn är det mest grundläggande elementet i storskalig design av integrerade kretsar. Dessa transistorer klassificeras i allmänhet i två typer PMOS och NMOS. Kombinationen av NMOS- och PMOS-transistorer är känd som en CMOS transistor . Den annorlunda logiska grindar & andra digitala logiska enheter som är implementerade måste ha PMOS-logik. Denna teknik är billig och har god motståndskraft mot störningar. Den här artikeln diskuterar en av typerna av MOS-transistorer som en PMOS-transistor.

Vad är PMOS-transistor?

PMOS-transistorn eller P-kanals metalloxidhalvledare är en sorts transistor där dopämnena av p-typ används i kanal- eller grindområdet. Denna transistor är exakt motsatsen till NMOS-transistorn. Dessa transistorer har tre huvudterminaler; source, gate & drain där transistorns source är designad med ett p-typ substrat, och drain terminalen är designad med ett n-typ substrat. I denna transistor är laddningsbärarna som hål ansvariga för strömledningen. PMOS-transistorsymbolerna visas nedan.

Hur fungerar PMOS-transistorn?

Transistorn av p-typ är helt motsatt till transistorn av n-typ. Denna transistor kommer att bilda en öppen krets när den får icke-försumbar spänning, vilket betyder att det inte finns något flöde av elektricitet från gate (G) terminalen till källan (S). På liknande sätt bildar denna transistor en sluten krets när den får en spänning på runt 0 volt vilket innebär att strömmen flyter från gate (G) terminalen till drain (D).

Denna bubbla är också känd som en inversionsbubbla. Så huvudfunktionen för denna cirkel är att invertera ingångsspänningsvärdet. Om grindterminalen ger en 1-spänning, kommer denna växelriktare att ändra den till noll och fungerar kretsen därefter. Så funktionen hos PMOS-transistorn och NMOS-transistorn är helt motsatt. När vi slår ihop dem till en enda MOS-krets kommer det att bli en CMOS-krets (komplementär metalloxid-halvledare).

Tvärsnitt av PMOS-transistor

Tvärsnittet av PMOS-transistorn visas nedan. En pMOS-transistor är byggd med en kropp av n-typ som inkluderar två halvledarområden av p-typ som är intill grinden. Denna transistor har en styrande grind som visas i diagrammet som styr elektronflödet mellan de två terminalerna som source & drain. I pMOS-transistorn hålls kroppen vid +ve-spänning. När gateterminalen är positiv, är source & drain-terminalerna omvänt förspända. När detta händer finns det inget strömflöde, så transistorn kommer att stängas AV.

När väl spänningsförsörjningen vid gateterminalen sänks, kommer positiva laddningsbärare att attraheras till botten av Si-SiO2-gränssnittet. Närhelst spänningen blir tillräckligt låg kommer kanalen att inverteras och skapar en ledande bana från källterminalen till avloppet genom att tillåta strömflödet.

Närhelst dessa transistorer hanterar digital logik har de vanligtvis två olika värden bara som 1 & 0 (PÅ och AV). Transistorns positiva spänning är känd som VDD som representerar det logiska höga (1) värdet inom digitala kretsar. VDD-spänningen stiger in TTL logik var i allmänhet runt 5V. För närvarande klarar inte transistorer faktiskt så höga spänningar eftersom de vanligtvis sträcker sig från 1,5V – 3,3V. Lågspänningen är ofta känd som GND eller VSS. Så, VSS betecknar logiken '0' och den är också inställd på normalt till 0V.

PMOS transistorkrets

NAND-grinddesignen som använder PMOS-transistorn och NMOS-transistorn visas nedan. I allmänhet är en NAND-grind i digital elektronik en logisk grind som också kallas en NOT-AND-grind. Utsignalen från denna grind är låg (0) endast om de två ingångarna är höga (1) och dess utsignal är ett komplement till en OCH-grind. Om någon av de två ingångarna är LÅG (0) ger det höga uteffekter.

I nedanstående logikkrets, om ingången A är 0 och B är 0, kommer en ingång på pMOS att producera '1' och en ingång på nMOS kommer att producera '0'. Så den här logiska grinden genererar en logisk '1' eftersom den är ansluten till källan med en sluten krets och frikopplad från GND genom en öppen krets.

När A är '0' & ​​B' är '1', kommer en ingång av pMOS att generera en '1' och en ingång för NMOS kommer att generera en '0'. Således kommer denna grind att producera en logisk en eftersom den är ansluten till källan genom en sluten krets och frikopplad från GND av en öppen krets. När A är '1' och B är '0' kommer 'B'-ingången för pMOS att generera hög utdata (1) och 'B'-ingång från NMOS kommer att generera en utdata som är så låg (0). Så den här logiska grinden kommer att generera en logisk 1 eftersom den är ansluten till källan genom en sluten krets och frikopplad från GND av en öppen krets.

När A är '1' och B är '1' kommer en ingång av' pMOS att producera en nolla, och en ingång av nMOS kommer att generera '1'. Följaktligen bör vi verifiera B-ingången för pMOS & nMOS också. B-ingången för pMOS kommer att generera en '0' och B-ingången för nMOS kommer att generera en '1'. Så denna logiska grind kommer att generera en logisk '0' eftersom den är lös från källan av en öppen krets och är ansluten till GND genom en sluten krets.

Sanningstabell

Sanningstabellen för ovanstående logikkrets ges nedan.

Tröskelspänningen för PMOS-transistorn är normalt 'Vgs' som är nödvändig för att skapa kanalen som kallas kanalinversion. I en PMOS-transistor är substratet och källterminalerna helt enkelt anslutna till 'Vdd'. Om vi ​​börjar minska spänningen med hänvisning till källterminalen vid gateterminalen från Vdd till en punkt där du märker kanalinversionen, vid denna position om du analyserar Vgs och källan är på hög potential, så kommer du att få ett negativt värde. Så PMOS-transistorn har ett negativt femte värde.

PMOS tillverkningsprocess

Stegen som är involverade i PMOS-transistortillverkning diskuteras nedan.

Steg 1:

Ett tunt lager av kiselskivor ändras till material av N-typ genom att helt enkelt dopa fosformaterial.

Steg 2:

Ett tjockt lager av kiseldioxid (Sio2) odlas på ett komplett substrat av p-typ.

Steg 3:

Nu är ytan belagd med en fotoresist över det tjocka kiseldioxidskiktet.

Steg 4:

Därefter exponeras detta lager helt enkelt för UV-ljus genom en mask som definierar de regioner in i vilka diffusion ska ske tillsammans med transistorkanaler.

Steg 5:

Dessa områden etsas bort ömsesidigt med den underliggande kiseldioxiden så att skivans yta exponeras inom fönstret som definieras av masken.

Steg 6:

Den återstående fotoresisten lossas och det tunna Sio2-skiktet odlas vanligtvis 0,1 mikrometer över hela chipets yta. Efter det läggs polykisel över detta för att bilda portens struktur. En fotoresist placeras över hela polykiselskiktet och exponerar UV-ljus genom masken2.

Steg 7:

Diffusioner uppnås genom uppvärmning av skivan till maximal temperatur & passerar gas med önskade p-typ föroreningar som bor.

Steg 8:

En 1 mikrometer tjock kiseldioxid odlas och fotoresistmaterial avsätts på den. Exponera det ultravioletta ljuset med mask3 på de föredragna områdena av grinden, källan och avloppet som är etsade för att skära i kontakten.

Steg 9:

Nu avsätts en metall eller aluminium över dess 1 mikrometer tjocka yta. Återigen odlas ett fotoresistmaterial över hela metallen och exponerar UV-ljuset genom mask4 som etsas för att bilda den erforderliga sammankopplingsdesignen. Den slutliga PMOS-strukturen visas nedan.

PMOS-transistoregenskaper

PMOS-transistorns I-V-egenskaper visas nedan. Dessa egenskaper är uppdelade i två regioner för att erhålla förhållandet mellan drain till source-ström (I DS) såväl som dess terminalspänningar som linjära och mättnadsområden.

I en liner-region kommer IDS linjärt att öka när VDS (drain to source voltage) ökas, medan I DS i mättnadsområdet är stabil och oberoende av VDS. Huvudförhållandet mellan ISD (källa till drain-ström) och dess terminalspänningar härleds genom en liknande procedur för NMOS-transistorn. I det här fallet kommer den enda förändringen att vara att laddningsbärarna som finns i inversionsskiktet helt enkelt är hål. När hålen rör sig från källa till avlopp är strömflödet också detsamma.

Således visas det negativa tecknet inom den aktuella ekvationen. Dessutom är alla applicerade förspänningar vid anordningens terminaler negativa. Så, PMOS-transistorns ID - VDS-egenskaper visas nedan.
Dräneringsströmekvationen för PMOS-transistorn i det linjära området ges som:

ID = – mp Cox

Likaledes ges Drain-strömekvationen för PMOS-transistorn i mättnadsregionen som:

ID = – mp Cox (VSG – | V TH |p )^2

Där 'mp' är hålets rörlighet & '|VTH| p' är PMOS-transistorns tröskelspänning.

I ovanstående ekvation kommer det negativa tecknet att indikera att ID( dränera ström ) rinner från avloppet (D) till källan (S) medan hålen flyter i motsatt riktning. När rörligheten för hålet är låg jämfört med elektronrörligheten, lider PMOS-transistorer av lågströmsdriftens förmåga.

Alltså handlar allt om en översikt av PMOS-transistor eller p-typ mos-transistor – tillverkning, krets och dess funktion. PMOS transistorer är konstruerade med en p-källa, ett n-substrat och avlopp. Laddningsbärarna för PMOS är hål. Denna transistor leder när låg spänning appliceras vid gateterminalen. PMOS-baserade enheter är mindre utsatta för störningar jämfört med NMOS-enheter. Dessa transistorer kan användas som spänningsstyrda motstånd, aktiva laster, strömspeglar, transimpedansförstärkare och även användas i switchar och spänningsförstärkare. Här är en fråga till dig, vad är en NMOS-transistor?