I digital elektronik , en spärr är en typ av en logikkrets , och det är också känt som en bistabil-multivibrator . Eftersom den har två stabila tillstånd, nämligen aktivt högt såväl som aktivt lågt. Det fungerar som en lagringsenhet genom att hålla data genom en återkopplingsfil. Den lagrar 1-bitars data så länge apparaten är aktiverad. När aktiveringen deklareras kan spärren omedelbart ändra lagrad data. Den testar ständigt ingångarna när aktiveringssignalen är aktiverad. Arbetet med dessa kretsar kan utföras i två tillstånd baserat på att aktiveringssignalen är hög eller annars låg. När låskretsen är i aktivt högt tillstånd är båda i / ps låga. På samma sätt, när låskretsen då är ett aktivt lågt tillstånd, är båda i / ps höga.
Olika typer av spärrar
Spärrarna kan klassificeras i olika typer som inkluderar SR-spärr, Gated SR-spärr , D spärr , Gated D-spärr, JK-spärr och T-spärr.
SR-spärr
En SR-spärr (Set / Reset) är en asynkron apparat, och den fungerar separat för styrsignaler beroende på S-tillstånd och R-ingångar. SR-spärren med 2-NOR-grindar med en tvärslingaanslutning visas nedan. Dessa spärrar kan byggas med NAND-grindar även de två ingångarna utbyts såväl som annulleras. Så det kallas som SR’-spärr.
SR-spärr
Närhelst en hög ingång ges till spärrens S-linje, blir utgången Q hög. I återkopplingsprocessen kommer utgången Q att förbli hög när S-ingången blir låg en gång till. På detta sätt fungerar spärren som en minnesenhet.
På samma sätt ges en hög ingång till spärrens R-linje, då blir Q-utgången låg (och Q 'hög), då kommer spärrminnet att återställas effektivt. När båda ingångarna på spärren är låga förblir den i sitt tidigare inställda tillstånd eller återställningsläge. De tillståndsövergångstabell eller sanningstabell av SR-spärren visas nedan.
| S | R | F | Q ' |
| 0 | 0 | Spärr | Spärr |
0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
1 | 1 | 0 | 0 |
När båda ingångarna är höga på en gång är det problem: det berättas för att samtidigt generera en hög Q & low Q. Detta genererar ett loppstillstånd i kretsen antingen flip-flop uppnår något för att förändra först kommer att svara på den andra och förklarar sig själv . Företrädesvis båda Logiska grindar är lika och enheten kommer att vara i odefinierat skick under ett obestämt stadium.
Gated SR-spärr
I vissa fall kan det vara populärt att beställa när spärren kan & inte kan spärras. Den enkla förlängningen av en SR-spärr är inget annat än en gated SR-spärr . Det ger en Aktivera linje som ska köras högt innan information kan låsas. Även om en kontrollinje är nödvändig är spärren inte synkron på grund av ingångarna som kan ändra utsignalen även mitt i en aktiveringspuls.
Gated SR-spärr
När ingången till en Enable är låg måste o / ps från grindarna också vara mindre, därför förblir Q & Q-utgångarna spärrade mot den tidigare informationen. Helt enkelt när aktiverings-i / p är hög kan spärrpositionen ändras, som visas i tabellform. Som aktiveringslinjen anges är en gated SR-spärr lika i processen mot en SR-spärr. Ibland är en aktiveringslinje en CLK-signal, men det är en läs- / skrivstråle.
CLK | S | R | Q (t + 1) |
0 | X | X | Q (t) (ingen förändring) |
| 1 | 0 | 0 | Q (t) (ingen förändring) |
1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
1 | 1 | 1 | X |
D Spärr
Datalåset är en enkel expansion till den gated SR-spärren som eliminerar risken för oacceptabla ingångstillstånd. Eftersom den gated SR-spärren låter oss fästa utgången utan att använda ingångarna på S eller R, kan vi eliminera en av i / ps genom att köra båda ingångarna med en motsatt förare. Vi eliminerar en ingång och gör den automatiskt motsatt den kvarvarande ingången.
D Spärr
D-spärren matar ut ingången på D när Enable-linjen är hög, annars är utgången vad D-ingången var när Enable-ingången var senast hög. Detta är anledningen till att det är känt som en transparent spärr. När Enable anges, kallas spärren som transparent och signaler sprids rakt igenom den eftersom den inte finns.
ÄR | D | F | Q ' |
0 | 0 | Spärr | Spärr |
0 | 1 | Spärr | Spärr |
1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Gated D-spärr
TILL gated D spärr utformas helt enkelt genom att ändra en gated SR-spärr, och den enda förändringen i den gated SR-spärren är att ingången R måste modifieras till inverterad S. Gated spärren kan inte bildas från SR-spärren med NOR visas nedan.
Gated D-spärr
Närhelst CLK-aktiveringen annars är hög, låses o / p-ingången vad som helst på ingången till D. På samma sätt när CLK är låg, är D i / p för den slutliga aktiveringshöjden utgången.
CLK | D | Q (t + 1) |
| 0 | X | Q (t) |
1 | 0 | 0 |
| 1 | 1 | 1 |
Spärrkretsen kommer inte alls att uppleva ett Race-tillstånd på grund av att den enda D-ingången är omvänd för att erbjuda båda ingångarna. Därför finns det ingen möjlighet för liknande ingångstillstånd. Således kan kretsen för D-spärren användas säkert i flera kretsar.
JK Spärr
Båda JK-spärr , liksom RS-spärren, liknar. Denna spärr innefattar två ingångar, nämligen J och K, vilka visas i följande logiska grinddiagram. I denna typ av spärr har det oklara tillståndet tagits bort här. När JK-spänningsingångarna är höga växlas utgången. Den enda skillnaden vi kan observera här är utmatningsåterkopplingen mot ingångar, som inte finns i RS-spärren.
JK Spärr
T-spärr
De T-spärr kan bildas när JK-låsingångarna kortsluts. Funktionen för T-spärren kommer att vara så här när ingången på spärren är hög, och sedan växlas utgången.
T-spärr
Fördelar med spärrar
De fördelarna med spärrar inkluderar följande.
- Utformningen av spärrarna är mycket flexibel när vi jämför med FFs (flip-flops)
- Spärrarna använder mindre kraft.
- Spärrprestanda i utformningen av höghastighetskretsen är snabb eftersom dessa är asynkrona inom konstruktionen och det finns inget behov av CLK-signal.
- Spärrformen är mycket liten och upptar mindre yta
- Om driften av en spärrbaserad krets inte är klar på en bestämd tid, lånar de nödvändig tid från andra för att slutföra operationen
- Spärrarna ger aggressiv klockning i motsats till flip-flop-kretsar .
Nackdelar med spärrar
De nackdelar med spärrar inkluderar följande.
- Det kommer att finnas en chans att påverka tävlingsförhållandet, så dessa förväntas mindre.
- När en spärr är nivåkänslig finns det en risk för metastabilitet.
- Det är svårt att analysera kretsen på grund av nivåkänslig egenskap.
- Kretsen kan testas med ett extra CAD-program
Applicering av spärrar
De tillämpningar av spärrar inkluderar följande.
- Generellt används spärrar för att hålla bitarnas villkor för att koda binära tal
- Spärrar är enkelbitslagringselement som används i stor utsträckning både i databehandling och datalagring.
- Spärrar används i kretsarna som power gating & klocka som en lagringsenhet.
- D-spärrar är tillämpliga för asynkrona system som ingångs- eller utgångsportar.
- Datalås används i synkrona tvåfassystem för att minska transiteringsantalet.
Således handlar det här om en översikt över spärrarna. Det här är byggstenarna för sekventiella kretsar . Utformningen av detta kan göras med hjälp av logiska grindar. Funktionen beror främst på ingången till en aktiveringsfunktion. Här är en fråga till dig, vad är de två spärrarnas fungerande tillstånd?
